Pressemeldungen
Titel: Lattice : Entwicklungswerkzeug ispLEVER 7.0 Datum: 31.05.2007
Lattice : Das Entwicklungswerkzeug ispLEVER 7.0 eröffnet völlig neue Leistungsbereiche von FPGAs

Die Leistungsfähigkeit wurde deutlich gesteigert, neben der Unterstützung der neusten LatticeXP2-FPGAs wurden die Reveal-Hardware-Debugging- und Power-Calculator-Tools hinzugefügt

Hillsboro, Oregon - 29. Mai 2007 - Lattice Semiconductor Corporation (NASDAQ: LSCC) kündigt heute mit der Version 7.0 seines FPGA-Entwicklungswerkzeuges ispLEVER® bedeutende Leistungssteigerungen und Funktionserweiterungen an.

Optimierte Logiksynthese „Mapping“ sowie Place-and-Route-Algorithmen steigern die Leistungsfähigkeit der Lattice-FPGAs nachweislich um durchschnittlich 12 Prozent, wobei bestimmte umfangreiche Benchmark-Schaltungen auf Systemebene von bis zu 40 Prozent Leistungssteigerung profitieren - verglichen mit der Vorgänger-Version von ispLEVER. Die Leistungsfähigkeit einzelner Teilwerkzeuge wurde ebenfalls deutlich gesteigert, wodurch sich die Durchlaufzeiten bis zum fertigen Design und die Anforderungen an den Speicherbedarf der verwendeten Workstations dramatisch reduzieren. Darüber hinaus enthält die ispLEVER-7.0 Software jetzt Reveal™, das Logikanalyse-/Hardware-Debugging-Werkzeug der 2. Generation von Lattice, ein genaueres und benutzerfreundlicheres Power-Calculator-Modul und eine Vielzahl von Verbesserungen für die eingebetteten Open-Source-Mikroprozessor-Entwicklungswerkzeuge LatticeMico32™.
Die vollständige Unterstützung der kürzlich angekündigten 90-nm-FPGA-Familie in nichtflüchtiger Technik LatticeXP2™ wurde zum ständig wachsenden Portfolio an unterstützten Architekturen hinzu addiert. (Beachten Sie hierzu auch die Pressemitteilung zur Ankündigung der LatticeXP2-FPGA-Familie vom heutigen Tage). „Die technischen Innovationen, die wir mit ispLEVER 7.0 jetzt liefern, nutzen die Leistungsfähigkeit der Lattice-Bausteine optimal aus“, sagte Chris Fanning, Corporate Vice President of Software and IP Solutions bei Lattice. „Anwender haben uns schon immer für die einfache Anwendbarkeit unserer ispLEVER-Entwicklungswerkzeuge gelobt. Nun haben wir die Leistungfähigkeit erhöht und gleichzeitig die Laufzeit für das Design sowie die Anforderungen an die Systemhardware reduziert. Diese gesteigerte Produktivität setzt einen völlig neuen Standard im FPGA-Design.“

Verbesserungen der FPGA-Leistungsfähigkeit

Die FPGA-Leistungsfähigkeit konnte bei speziellen FPGAs-Benchmark-Designs auf Systemebene, die mehr als 50.000 LUTs erfordern, um bis zu 46 Prozent gesteigert werden. Für einen weiten Einsatzbereich von typischen Design-Benchmarks und Logikdichten erhöht sich die Leistungsfähigkeit um durchschnittlich 12 Prozent. Zusätzlich hat die ispLEVER 7.0 Software von Lattice für große FPGA-Designs, bei denen eine kurze Laufzeit wichtig ist, die Kompilierzeit um bis zu 70 Prozent reduziert, wobei die durchschnittliche Verbesserung der Geschwindigkeit bei etwa 30 Prozent liegt. Schließlich wurde noch der Speicherbedarf der Workstations, der nötig ist, um erfolgreich große, dicht gepackte Designs zu entwickeln um nahezu 40 Prozent reduziert, womit sich nun auch ein PC-basiertes Design für umfangreichere LatticeSC™ FPGA-Designs eignet.

Neue Funktionen in ispLEVER 7.0

Eine Menge neuer Produktmerkmale macht ispLEVER jetzt einfacher einsetzbar und steigert die Produktivität des Anwenders. Die bedeutendsten neuen Funktionen sind:

Reveal Logikanalysator: Der Reveal-Logikanalysator wurde speziell für FPGA-Entwickler zur Unterstützung des intuitiven Debuggings entworfen und verwendet ein Signal-zentrisches Modell für das eingebettete Logik-Debugging. Der Anwender definiert dazu zunächst die interessierenden Signale und Reveal fügt die Messvorrichtungen (zusätzliche FPGA-Test/Überwachungsschaltungen) zusammen mit den geeigneten Verbindungen ein, um die gewünschten Beobachtungen zu ermöglichen.

Die Möglichkeit, spezielle, komplexe Triggersequenzen, die auch Mehrfach-Ereignisse einschließen können, zu verwenden, ist eine Funktion, die in keinem Logikanalysator anderer FPGA-Anbieter geboten wird und das Debugging auf Systemebene vereinfacht und beschleunigt.

Der ispLever Power Calculator wurde um ein neues umgebungsabhängiges Verlustleistungsberechnungsmodul, grafische Darstellungen der berechneten Verlustleistung und eine Vielzahl nützlicher Reports ergänzt. Neue Optionen zur Berechnung des thermischen Widerstands modellieren die realen thermischen Bedingungen, wie Kühlkörper, Luftstrom und die Komplexität der Baugruppe. Grafische Verlustleistungskurven illustrieren zudem die Profile der Betriebstemperatur.

Die Mikroprozessor-System-Design-Software LatticeMicro32 unterstützt nun die LatticeXP2-FPGA-Familie und beinhaltet auch neue Funktionen. Das Code-Tracing erlaubt es den Anwendern Code bis zu einem spezifizierten Programmstopp darzustellen und zu debuggen. Eine optimierte C-Bibliothek wurde ebenfalls integriert, um den Umfang des Codes zu verringern. Neue DDR-, serielle Flash- und SDRAM-Wishbone-Schnittstellen ermöglichen nun das FPGA-Design von kompletten Systemen auf einem Chip.

ispLEVER Pro und Classic

Zusätzlich zum Standard Lattice-ispLEVER-Paket, bietet Lattice, gleichzeitig mit der Version 7.0 ein neues optionales Paket, genannt ispLEVER Pro an. Dieses enthält einen Satz an häufig gebrauchten nützlichen IP-Cores als Bundle mit der Software. Dieser IP-Satz beinhaltet DDR-, DDR2-, FIR-Filter-, FFT- und Tri-Speed-MAC-Module für mehrere Lattice-FPGA-Familien und erlaubt es den Anwendern eine unbegrenzte Zahl von FPGA-Designs mit beliebigen dieser Cores während einer Lizenzperiode zu generieren.

Lattice liefert mit jeder ispLEVER-Software jetzt auch die Version ispLEVER Classic aus. ispLEVER Classic unterstützt alle eingeführten programmierbaren Logikfamilien von Lattice einschließlich der populären SPLD, CPLD, ispGDX®, ispGDX2™, ispXPGA® und ORCA® Produktfamilien.

Verfügbarkeit

ispLEVER 7.0 für Windows-, LINUX- und UNIX-Anwender ist von Lattice ab Mitte Juni für die Windows-PC-Version verfügbar. Sprechen Sie mit unseren Entwicklungsingenieuren über ein Angebot einer Ein-Jahres-Entwicklungslizenz für ispLEVER PRO für eine unbegrenzte Anzahl von IP-basierten FPGA-Designs.

Aktuelles Messen Kontakt