AVR32 UC3 Prozessor-Familie

Die AVR32 UC3-Serie basiert auf einer Harvard-Architektur mit einer 3-stufigen Pipeline und beinhaltet eine DSP-Arithmetik und “single-cycle multiply and accumulate” Befehle.

Der AVR32 UC3 Core hat ein integrierten Single-Cycle Read/Write SRAM mit direkter Schnittstelle zur CPU.

Der Core erreicht beim Betrieb mit dem on-chip Speicherbis to 1.3 Dhrystone MIPS/MHz Rechenleistung.

Hauptmerkmale:

• Hazardless 3-stage pipeline Harvard architecture
• Fixed point DSP arithmetic & single-cycle MAC
• Hardware division
• Tightly coupled on-chip SRAM
• Modeless 16-bit & 32-bit instruction set
• Atomic data manipulation
• Low latency nested interrupt
• Non-maskable interrupt (NMI)
• Memory protection unit (MPU)
• Powerful emulation system including real-time trace

• Lowest Power Consumption
• More MHz per mW
• Dynamic Power Management
• Higher Performance
• More work per clock cycle
• High speed data transfers
• Unrivalled DSP performance
• Shortest time to market
• AVR32 Software Framework
• High quality development tools
• Experienced tech support staff

AVR32 UC3-Produktserien

Die UC3 Controller sind in vier unterschiedlichen Produktfamilien erhältlich:

• UC3 Controller mit Ethernet MAC und External Bus Interface (EBI): 
• AVR32 UC3A-Familie

• UC3 Controller im kleinen Gehäuse:
• AVR32 UC3B-Familie

• UC3 Controller entwickelt für industrielle und automotive Anwendungen inklusiver schneller Kommunikation und Motorsteuerung
• AVR32 UC3C-Familie

• UC3 Controller in Strom sparender Technologie mit CAT und PWM auf allen GPIO Pins
• AVR UC3L-Familie